用仿真工具对HDL代码作前仿真,做理想状况下的功能验证,观察HDL仿真结果是否满足要求。
仿真工具主要有Synopsys公司的V S S(VHDL)、V C S(Verilog),Cadence公司的NC-Verilog和Verilog-XL(Verilog),Leapfrog(VHDL),Mentor Graphics公司的Modelsim(Verilog&VHDL)。还有些FPGA公司的仿真软件也不错,比如Altera公司的Quartus。
http://www.icpcbsmt.com